

طراحی یک تقویت کننده کم نویز در تکنولوژی 0.18 um CMOS با بهره و خطینگی بالا برای محدوده فرکانسی ۳/۱ تا ۱۰/۶ گیگاهرتز

پوریا صادقیپور^۱ و حمیدرضا میرزایی^۲

۱ گروه مهندسی برق، واحد الکترونیک، دانشگاه آزاد اسلامی، تهران، ایران
 ۲ دانشگاه آزاد اسلامی، واحد رودهن، باشگاه پژوهشگران جوان و نخبگان، رودهن، ایران

چکیده

در این مقاله یک تقویت کننده کم نویز پهن باند ارائه شده است که در آن با استفاده از تکنیک استفاده مجدد جریان و روش اصلاح شده جمع آثار مشتقات، ضمن دستیابی به بهره و خطینگی بالا، توان مصرفی مناسبی نیز دارد. تقویت کننده پیشنهادی از یک طبقه ساختار مجدد استفاده مجدد جریان کسکود جهت دستیابی به بهره بالا و توان مصرفی کم، و یک طبقه سورس مشترک برای افزایش بهره تشکیل شده است. به منظور بهبود خطینگی مدار، از یک ترانزیستور NMOS کمکی استفاده شده است. با استفاده از مدار پیشنهادی یک تقویت کننده کم نویز پهن باند با کارایی بالا در تکنولوژی سی ماس ۰/۱۸ μm طراحی و شبیه سازی شده است. نتایج حاصل از شبیه سازی بهره ی بیشتر از ۲۲ dB را در محدوده فرکانسی ۳/۱ تا ۱۰/۶ گیگاهرتز و IIP3، ۱/۵ dB- را نشان داده است. عدد نویز این ساختار در کل محدوده فرکانسی کمتر از ۳ dB است. این تقویت کننده کم نویز توان ۳۹ میلی وات را از منبع تغذیه ی ۱/۸ ولتی مصرف می کند.

واژه های کلیدی: تقویت کننده کم نویز پهن باند، استفاده مجدد جریان، بهره بالا، خطینگی بالا، CMOS.

مقدمه

در سالهای اخیر سیستم های الکترونیکی و مخبراتی مخصوصا در فرکانس های بالا و باند فرکانسی پهن پشرفت های چشم گیری داشته و به مدارهایی نیاز است تا بتواند اطلاعات را با سرعت بالا و با کمترین نویز انتقال دهند. زیرا سیگنال دریافتی که ممکن است حاوی اطلاعات مهمی باشد، نباید توسط آن تخریب شود بلکه باید با کیفیت بالا به طبقات بعدی ارسال شود. با کوچکتر شدن ابعاد ترانزیستورها در تکنولوژی سی ماس و بالا رفتن فرکانس قطع آن استفاده از این تکنولوژی در فرکانس بالا بیشتر شده است. اولین طبقه یک گیرنده رادیویی تقویت کننده کم نویز (LNA) می باشد و نقش مهمی را در زنجیره گیرنده بی سیم ایفا می کند و از آنجایی که اولین دریافت کننده سیگنال ورودی است، از حساسیت ویژه ای برخوردار است. امروزه تقویت کننده های کم نویز پهن باندی که بتوانند چند باند فرکانسی را به صورت همزمان پوشش دهند، به دلیل کاهش هزینه ها، مورد توجه خاصی قرار دارند. طراحی تقویت کننده ی کم نویز پهن باندی که بتوانند علاوه بر ایجاد پهنای باند مورد نیاز، کمترین نویز را تولید و بهره لازم را نیز فراهم نماید، همچنان یکی از پرچالش ترین مسائل طراحی است. از مهمترین پارامترهایی که برای طراحی یک تقویت کننده کم نویز اهمیت دارند عبارتند از: داشتن بهره بالا و یکنواخت، عملکرد نویزی مناسب، داشتن خطینگی بالا، تطبیق مناسب در ورودی، برآورده شدن شرط پایداری، مصرف توان پایین و ... به علاوه، با پیشرفت فناوری تقاضا برای سیستم های فرستنده-گیرنده ی بی سیم در ابعاد کوچک تر افزایش یافته است. کاهش ابعاد تقویت کننده نیز به عنوان یکی از بلوک های سیستم های فرستنده-گیرنده ی بی سیم مورد توجه خاصی می باشد. به همین منظور استفاده از ساختاری که مساحت اشغال شده توسط تقویت کننده را کاهش دهد مورد توجه است [۱،۲،۳]. ساختار سورس مشترک به همراه فیدبک مقاومتی یکی از ساختارهای متداول در این زمینه است [۴،۵]. اما این ساختار دارای عدد نویز بیشتر از ۳dB است که سبب کاهش حساسیت گیرنده می شود. برای برطرف کردن این مشکل روش هایی ارائه شده اند [۱،۶] که به کاهش نویز و یا حذف بخشی از آن منجر می شوند.

طراحی تقویت کننده نویز فرا پهن باند باید مدار خود را به گونه ای طراحی کند که مشخصه های مورد نظر را در تمام پهنای باند ارضا کند. یکی از راه های برقراری تطبیق ورودی استفاده از فیلتر میان گذر است. اما برای پیاده سازی فیلتر مناسب در ورودی مدار تقویت کننده کم نویز تعداد زیادی سلف لازم است که موجب افزایش چشم گیر مساحت تراشه و افزایش فاکتور نویز می شود [۷]. روش دیگر ایجاد تطبیق باند وسیع استفاده از فیدبک منفی است. در این روش مقاومت استفاده شده در مسیر فیدبک فاکتور نویز را خراب می کند [۸]. همچنین می توان از ساختار و تقویت کننده توزیع شده استفاده کرد. ایراد این روش توان مصرفی زیاد و مساحت اشغالی زیاد آن است [۹]. فراگیر ترین روش ایجاد تطبیق ورودی باند وسیع استفاده از ساختار گیت مشترک است. دلیل محبوبیت این تکنیک سادگی پیاده سازی، مساحت اشغالی کم، پایداری زیاد تطبیق ورودی ایجاد شده و خطینگی بالا است [۱۰]، اما این روش در کنار مزایای فراوان از عدد نویز بالا رنج می برد [۱۱]. از آنجایی که فراهین باند یک تکنولوژی توان پایین است، تحمل اضافه شدن نویز زیاد به سیستم را ندارد. بنا براین باید به سراغ ساختارهایی برویم که نویز زیادی به سیستم اضافه نکنند.

با توجه به این که ساختار هایی همچون دژنره سورس یا استفاده مجدد جریان می توانند پایداری بالا، بهره زیاد و عدد نویز پایین و توان مصرفی کمی داشته باشند، می توان از آنها در طراحی تقویت کننده کم نویز فرا پهن باند استفاده کرد.

در این مقاله یک تقویت کننده کم نویز برای محدوده فرکانسی ۳/۱ تا ۱۰/۶ گیگاهرتز طراحی و شبیه سازی شده است. در مدار ارائه شده، طبقه اول از یک ساختار سورس مشترک با سلف در پایه سورس به منظور کاهش عدد نویز و یک ساختار استفاده مجدد از جریان است که برای افزایش بهره و کاهش توان مصرفی قرار داده شده است. طبقه دوم نیز به منظور افزایش بهره به کار برده شده است. سپس از یک ترانزیستور NMOS کمکی برای بهبود خطینگی تقویت کننده استفاده شده است. کارایی مدار ارائه شده با شبیه سازی و با استفاده از تکنولوژی 0.18 μm CMOS بررسی شده است.

این مقاله از بخش های زیر تشکیل شده است. در بخش ۲ به معرفی تکنیک های استفاده شده در مدار پیشنهادی پرداخته شده است. ساختار پیشنهادی در بخش ۳ معرفی شده است. در بخش ۴ نیز به ارائه ی نتایج حاصل از شبیه سازی و در نهایت در بخش ۵ به نتیجه گیری از ساختار پیشنهادی می پردازیم.


معرفی تکنیک های بکار برده شده در مدار پیشنهادی

۱-۲- تکنیک استفاده مجدد جریان


تکنیک استفاده مجدد جریان از جمله تکنیک هایی است که به طور متداول در ساختار تقویت کننده های کم نویز به منظور کاهش توان مصرفی به کار گرفته می شود [۱۲، ۱۳، ۱۴، ۱۵ و ۱۶]. برای این تکنیک دو ساختار مرسوم وجود دارد است. ساختار اولیه از زوج PMOS و NMOS که به صورت موازی به هم متصل شده اند و در پایه سورس آنها از سلف استفاده شده، تشکیل شده است که به

صورت شکل ۱(الف) است. از آنجا که این ساختار تحت ولتاژ تغذیه خیلی کم می تواند عمل کند [۱۷] و جریان عبوری از یکی از ترانزیستور ها معمولا PMOS در ترانزیستور دیگر مورد استفاده قرار می گیرد، منجر به کاهش توان مصرفی DC تقویت کننده کم نویز می شود. نکته قابل تامل در این تکنیک آن است که با جریان بایاس برابر برای دو ترانزیستور هدایت انتقالی ساختار افزایش یافته ولی توان مصرفی نسبت به حالت تک ترانزیستوری تغییر نکرده و هیچگونه افزایش نیافته است. ساختار ثانویه از دو سورس مشترک که به صورت کسکود به یکدیگر متصل شده اند، تشکیل شده است و به صورت شکل ۱(ب) می باشد.

این ساختار با تقسیم جریان عملکردی، جریان مصرفی را کاهش می دهد [۱۸ و ۱۹] و در نتیجه منجر به کاهش توان مصرفی می شود. از دیگر مزایای تکنیک استفاده مجدد جریان کسکود می توان به بهره مسطح و بالا، عدد نویز به حداقل رسیده و ایزولاسیون معکوس عالی که می تواند منجر به تطبیق امپدانس ورودی و خروجی گسترده شود، اشاره کرد.



(الف)




(ب)

شکل ۱: (الف) زوج PMOS و NMOS با سورس تپه‌گنی (ب) ساختار استفاده مجدد جریان کسکود

روش اصلاح شده جمع آثار مشتقات

در انطباق مشتق اصلاح شده (MDS)، یک فیدبک برای اثر متقابل مرتبه دوم وجود دارد: سورس به گیت، گیت به درین و ورودی به گیت. روش انطباق مشتق اصلاح شده سعی دارد که اثر فیدبک سورس به گیت را کم کند.

در شکل ۲(الف) اگرچه نویز کانال در ترانزیستور وارونگی ضعیف MB قابل صرف نظر کردن است، نویز ناشی از گیت آن به طور معکوسی با جریان درین رابطه دارد و به طور مستقیم با نویز گیت ترانزیستور اصلی جمع می شود، زیرا که گیت های آن ها متصل هستند. همچنین MB بر روی مچینگ ورودی تاثیر دارد. در شکل ۲(ب) گیت های ترانزیستور ها به هم متصل نیستند و این عامل اثرات منفی در شکل نویز و مچینگ ورودی را دیگر ندارد [۲۰].



شکل ۲: ساختارهای روش انطباق مشتق اصلاح شده

خراب شدن عدد نویز به دلیل اضافه شدن نویز ترانزیستور کمکی برای هر دو روش یک عیب محسوب میشود. وابستگی شدید میزان بهبود خطینگی به تغییرات PVT از دیگر عیب های این روش است. یکی از مزایای روش MDS دست یابی به IIP3 بالا بدون نیاز به حداقل کردن سلف تبهگنی است. بنابراین تطبیق همزمان نویز و توان امکان پذیر است.

ساختار تقویت کننده ی کم نویز ارائه شده


در این مقاله، برای رسیدن به تقویت کننده کم نویز مطلوب از یک ساختار دو طبقه استفاده شده است. در این طرح، طبقه اول به منظور کاهش عدد نویز ضمن داشتن توان مصرفی مناسب و طبقه دوم برای افزایش بهره قرار شده است. بنابراین در تقویت کننده کم نویز طراحی شده، از یک ساختار سورس مشترک و ساختاری مشابه ساختار کسکود که به ساختار استفاده مجدد جریان معروف است، در طبقه اول استفاده شده است. این ساختار در واقع از دو طبقه سورس مشترک تشکیل شده است با این تفاوت که هر دو طبقه دارای جریان بایاس مشترک هستند. در طبقه دوم نیز از یک ساختار سورس مشترک با فیدبک استفاده شده است تا بهره مدار افزایش یابد. معمولاً استفاده از جریان بیشتر به داشتن بهره ی بیشتر، عملکرد خطی بهتر و عدد نویز کم تر کمک می کند. اما هنر طراحی رسیدن به پارامترهای مطلوب در ضمن رعایت مصرف توان کم است. دو پارامتر مهم برای تقویت کننده های آنالوگ بیشینه ی فرکانس نوسان f_{max} و فرکانس گذر f_T هستند، زیرا f_{max} مبنایی برای حداکثر بهره توانی است و f_T نیز به دلیل رابطه ی معکوس عدد نویز با آن، در تعیین عدد نویز تقویت کننده تأثیرگذار است.

لازم به ذکر است که در یک ساختار چند طبقه، عملکرد خطی به طور عمده تحت تأثیر طبقه انتهایی است که سیگنال بزرگ تری در ورودی خود دارد. بنابراین خراب شدن جزئی عملکرد خطی طبقه اول به علت کاهش جریان، تأثیر چندانی بر عملکرد خطی کلی سیستم نخواهد داشت.

افزایش مقادیر خازن های پارازیت C_{gs} و C_{gd} فرکانس قطع را کاهش می دهد که منجر به کاهش بهره در فرکانسهای بالا می شود. بنابراین افزایش فرکانس قطع بسیار اهمیت دارد که با کوچک کردن طول گیت برآورده می شود، زیرا هرچه طول گیت کوچک تر باشد فرکانس قطع ترانزیستور (f_T) افزایش می یابد. بنابراین از حداقل طول گیت برای تمام ترانزیستورها استفاده شده است.

در گذشته برای طراحی تقویت کننده کم نویز کسکود هیچ تطبیقی بین طبقات سورس مشترک و گیت مشترک در نظر گرفته نمی شد. این کار برای انتقال بیشینه مناسب نیست و باعث خراب شدن عملکرد نویزی تقویت کننده نیز خواهد شد. زیرا تلفات توان مستقیماً روی عملکرد نویزی تقویت کننده اثر می گذارد. اگر در ساختار کسکود هیچ شبکه ای بین دو طبقه نباشد امیدانس ورودی طبقه دوم و در نتیجه بهره طبقه اول کاهش می یابد.

به منظور کاهش مصرف توان می توان مانند شکل ۳ از ساختاری با استفاده مجدد جریان بهره گرفت. در این ساختار دو خازن برای کنترل سیگنال استفاده شده است. نخست خازن $C1$ که خروجی طبقه اول را به ورودی طبقه دوم وصل می کند تا تزویج سیگنال را بین دو طبقه ایجاد کند و بهره ی تقویت کننده را افزایش دهد. خازن دوم $C2$ است که سورس ترانزیستور دوم را به زمین وصل می کند. به منظور افزایش بهره و کاهش نویز می توان مطابق شکل ۳ بین دو طبقه مقاومت یا سلف اضافه کرد تا اثر قطب میانی را از بین برده و جریان کننده fT کم تر این ساختار باشد. البته این کار باعث کاهش پهنای باند خواهد شد. در این ساختار اگر به جای مقاومت Rd مطابق شکل از سلف Ld استفاده شود سوئینگ ولتاژی افزایش می یابد.




شکل ۳: شماتیک ساختار استفاده مجدد جریانی

در این ساختار هر چقدر بهره بزرگتر باشد، میزان سیگنال فیدبکی که در ورودی ظاهر می شود نیز بزرگتر خواهد بود. جهت افزایش بهره برای یک مصرف توان مشخص، امیدانس خروجی تقویت کننده، به وسیله افزودن یک سلف کوچک به گیت ترانزیستور گیت-مشترک افزایش داده می شود. این سلف $Lg2$ رزونانس بین طبقه ای را ایجاد می کند و طوری تنظیم می شود که با خازن ورودی ترانزیستور $M2$ نوسان کند. افزودن این سلف به هموارسازی بهره کمک می کند اما بر روی ایزولاسیون معکوس اثر منفی دارد. خازن $C2$ سورس ترانزیستور $M2$ را به منظور فراهم کردن یک مسیر کنارگذر در فرکانس های بالا برای جریان، به زمین منتقل می کند و از بازگشت آن به $M1$ جلوگیری می کند. با اضافه شدن سلف در گیت ترانزیستور $M2$ خازن $Cg2$ و سلف $Lg2$ تشکیل یک مدار تشدید سری را می دهند و یک مسیر امیدانس پایین راتشکیل می دهند. هنگامی که امیدانس بین درین $M1$ و سورس $M2$ زیاد باشد سیگنال را مسدود کرده و سیگنال فرکانس بالا از طریق مسیر شامل خازن $Cg2$ و سلف $Lg2$ وارد گیت ترانزیستور $M2$ می شود. پس ترانزیستور $M2$ نیز مانند یک سورس مشترک عمل می کند. لازم به ذکر است که مقدار خازن کنارگذر $C2$ بر روی همواری بهره در طراحی پهن-بند تأثیر زیادی دارد.

علیرغم این که ساختارهای نشان داده شده در دو شکل بالا بهره ی بیشتری را فراهم می کنند، اما امیدانس پارازیت بستر که در گره X وجود دارد می تواند بهره ی تقویت کننده را در فرکانس های بالا کاهش دهد. همچنین به دلیل وجود خازن پارازیت در سورس ترانزیستور دوم، نویز این ترانزیستور بر روی نویز کلی تقویت کننده اثر می گذارد.

برای رسیدن به یک پهنای باند خوب یک مدار تطبیق پهن باند باید استفاده شود. برای این منظور از ساختار سورس مشترک با سلف تبهگنی استفاده شده است که در شکل ۴ نشان داده شده است.



شکل ۴: مدار تطبیق ورودی با استفاده از مدار تشدید سری ساختار سلف تبهگنی

امپدانس ورودی مطابق رابطه ۷ زیر به دست می آید.


$$Z_{in} = j\omega L_s + \frac{1}{j\omega C_{gs}} + \omega_T L_s = j\omega L_s + \frac{1}{j\omega C_{gs}} + R_s \quad (۱) - ۳۶$$

که در آن $\omega_T = g_m / C_{gs}$ فرکانس قطع بهره جریان است و g_m ترانسپانسی و C_{gs} خازن پارازیت ترانزیستور M1 هستند. برای رسیدن به یک تطبیق پهن باند از ساختار فیدبک مقاومتی استفاده شده است. استفاده از فیدبک موازی مقاومتی خازنی با استفاده از خاصیت میلر و اثر آن بر ضریب کیفیت مدار تشدید ورودی یک تطبیق پهن باند را برای تقویت کننده ایجاد می کند.

استفاده از فیدبک مقاومتی حساسیت مدار و پارامترهایی چون بهره و امپدانس ورودی را نسبت به المان های پارازیت، دما و تکنولوژی ساخت کاهش می دهد. همچنین فیدبک مقاومتی روی نویز نیز اثر می گذارد، حلقه فیدبک نویز حرارتی را به ورودی تزریق می کند و باعث افزایش نویز تقویت کننده می شود که با یک فیدبک ضعیف این افزایش نویز به حداقل می رسد. برای بهبود عملکرد غیرخطی تقویت کننده از روش اصلاح شده جمع آثار مشتقات استفاده شده است. در این روش با استفاده از یک ترانزیستور NMOS سعی شده است تا با کاهش مقدار g_m معادل، خطیگی مدار بهبود داده شود. با این روش میتوان به IIP3 خوبی رسید. اما دو مشکلی که معمولاً به وجود می آید، خراب شدن تطبیق ورودی و همچنین افزایش عدد نویز است.

برای حل این مشکلات سیگنال ورودی مستقیماً به ترانزیستور کمکی M3 داده نشده است و گیت ترانزیستور کمکی به سورس ترانزیستور اصلی M1 متصل شده است. هم چنین به منظور کاهش حساسیت خطیگی نسبت به تغییرات ولتاژ بایاس سعی شده تا به جای رسیدن به g_m صفر در یک بازه ی کوچک، به یک g_m بسیار کوچک اما در بازه ی بزرگتری رسید. بهبود بیشتر خطیگی این تقویت کننده با افزایش جریان بایاس ممکن خواهد بود. در اینجا با استفاده از یک ترانزیستور NMOS کمکی، تقویت کننده کم نویز ارائه شده است که خطیگی آن بهبود داده شده است.

شکل ۵ ساختار تقویت کننده کم نویز ارائه شده را نشان می دهد. سلف های $Lg1$ و $Lg2$ و $Lg3$ که به ترتیب در گیت ترانزیستورهای M1 و M2 و M3 و همچنین سلف LD2 که در ترکیب سری با مقاومت RD2 در درین ترانزیستور M2 قرار گرفته اند قطب و ضریب کیفیت پاسخ فرکانسی مرتبه دوم طبقه ورودی را تغییر داده و منجر به دست یافتن به یک بهره ی بالا و عدد نویز پایین می شوند. سلف های $Lg1$ و $Lg2$ و $Lg3$ در حقیقت سلف های پیکینگ سری (پیکینگ گیت) هستند که از طریق راندن قطب های فرکانس بالا به بیرون از محدوده فرکانسی مورد نظر منجر به هموار شدن بهره می شوند. از طرفی سلف پیکینگ سری $Lg2$ منجر به دو برابر کردن پهنای باند ۳dB طبقه خروجی می شود. در بخش بعدی شبیه سازی ساختار ارائه شده آورده شده است و نتایج حاصل از آن مورد بررسی قرار گرفته است.




شکل ۵: ساختار تقویت کننده کم نویز ارائه شده

نتایج شبیه سازی


تقویت کننده کم نویز (LNA) ارائه شده در تکنولوژی CMOS 0.18 um در فرکانس ۳.۱ ~ ۱۰.۶ GHz برای استفاده در گیرنده های مخابراتی شبیه سازی شده است. مدار پیشنهادی در ولتاژ تغذیه ۱.۸ ولت کار می کند و تنها ۳۹ میلی وات توان مصرف می کند. شکل موجهای شبیه سازی در ادامه آورده شده است.

شکل موج S11 مدار پیشنهاد در شکل ۶ نشان داده شده است. همانطور که در این شکل نشان داده شده مقدار S11 که نشان دهنده بازگشت در ورودی است، در تمام محدوده این شبیه سازی دارای مقداری کمتر از -۱۰dB است که به مقدار مناسبی دست یافته است.

مقدار پارامتر S21 مدار که همان بهره مدار (نسبت خروجی به ورودی) است، در شکل ۷ نشان داده شده است که در تمام محدوده دارای مقداری بیشتر از ۲۲dB است و همچنین تغییراتی کمتر از ۳dB در محدوده فرکانسی مورد نظر دارد. در نتیجه تقویت کننده کم نویز پیشنهادی از بهره بالایی برخوردار است.




شکل ۶: منحنی S11 مدار پیشنهادی




شکل ۷: منحنی S21 بر حسب فرکانس مدار تقویت کننده کم نویز پیشنهادی

منحنی عدد نویز (NF) تقویت کننده کم نویز پیشنهادی در شکل ۸ نشان داده شده است جایی که نشان می دهد عدد نویز مدار پیشنهادی در تمام محدوده کمتر از ۳dB است که مقدار مناسبی را نشان می دهد.



برای محاسبه نقطه قطع مرتبه سوم ورودی (IIP3)، دو سیگنال در فرکانس های ۷ و ۷/۰۱ گیگاهرتز به طور همزمان به ورودی مدار اعمال شده است. طبق تعریف IIP3، مقدار توان ورودی است که در آن توان امتداد منحنی های توان اصلی خروجی و هارمونیک سوم به هم برخورد می کنند. با توجه به تعریف فوق، منحنی های هارمونیک اصلی و هارمونیک سوم در شکل ۹ رسم شده است و امتداد آنها به هم برخورد داده شده است. مقدار IIP3 مربوط به تقویت کننده کم نویز شبیه سازی شده تقریباً برابر ۱/۵ dBm است.



شکل ۹: منحنی های توان خروجی در هارمونیک اصلی و هارمونیک سوم برای محاسبه IIP3

جدول (۱) مقایسه نتایج تقویت کننده پیشنهادی با سایر کارهای مشابه را نشان می دهد. برای مقایسه تقویت کننده ارائه شده در این مقاله با کارهای دیگر از یک عدد شایستگی که تقریباً همه پارامترهای یک تقویت کننده کم نویز را در بر میگیرد، استفاده شده است تا یک مقایسه درست صورت گیرد.

$$FoM = \frac{G_{avg}[abs]. IIP3[mW]. BW[GHz]}{P_{diss}[mw]. (F_{avg} - 1)[abs]} \quad (2)$$

در رابطه فوق $G_{avg}[abs]$ مقدار متوسط مطلق بهره، P_{diss} مقدار توان مصرفی و F_{avg} مقدار متوسط ضریب نویز است. محاسبه ضریب شایستگی و مقدار بالاتر آن در مقایسه با دیگر کارها دلیلی بر برتری طرح پیشنهادی نسبت به کارهای گذشته است. با توجه به جدول (۱)، مشاهده می شود که ساختار پیشنهادی دارای عدد نویز پایین و همچنین بهره بسیار بالایی در مقایسه با سایر کارها است. مدار پیشنهادی خطینگی بسیار خوبی در مقایسه با کارهای گذشته در محدوده پهنای باند است، که این موضوع یک مزیت مهم در یک تقویت کننده کم نویز فرایهن باند به شمار می آید. به علاوه تقویت کننده پیشنهادی دارای تطبیق امپدانس مناسب در ورودی است که در نتیجه سبب می شود تا اتلاف برگشتی ورودی در حد مطلوبی باشد. البته همه این شرایط در حالی حاصل شده است که مدار پیشنهادی توان مصرفی چندانی بالاتر از مقایسه با سایر کارها ندارد. به عبارتی در مدار پیشنهادی بین همه مشخصات مدار تعادل و موازنه برقرار است و برای بهبود یک مشخصه، سایر پارامترها مورد توجه قرار گرفته است.

جدول (۱): مقایسه مدار پیشنهادی با سایر تقویت کننده های کم نویز مشابه

REF	Technology	Frequency (GHz)	Gain (dB)	NF (dB)	IIP3 (dBm)	Power (mW)	FoM
[21]	0.18 μ m	3.1-10.6	14.5	4.8	-7	11.9	0.33
[22]	0.18 μ m	3.1-10.6	11.6	3	-6.5	11.8	0.54
[23]	0.18 μ m	3.1-10.6	14	3	-6	23.7	0.41
[24]	0.18 μ m	3.1-10.6	14.2	3.3	-15	5.9	0.18
[25]	0.18 μ m	3.1-10.6	12.1	4.6	N/A	13.6	-
[26]	0.18 μ m	3.1-10.6	20.6	2.9	-17	33	0.05
[27]	0.13 μ m	3-12	13.5	4.3	-7	8.5	0.59
This work	0.18 μ m	3.1-10.6	25	3	-1.5	39	2.05

نتیجه گیری

در این مقاله، یک تقویت کننده کم نویز با پهنای باند وسیع در محدوده فرکانسی ۳/۱ تا ۱۰/۶ گیگاهرتز ارائه شده است. در ساختار ارائه شده، از یک ساختار سورس مشترک و ساختاری مشابه ساختار کسکود که به ساختار استفاده مجدد جریان معروف است، در طبقه اول استفاده شده است. در طبقه دوم نیز از یک ساختار سورس مشترک برای افزایش بهره استفاده شده است. در مدار ارائه شده، طبقه اول به منظور کاهش عدد نویز دستیابی به توان مصرفی مناسب و طبقه دوم برای افزایش بهره قرار داده شده است. سپس، از یک ترانزیستور NMOS کمکی برای بهبود خطینگی مدار استفاده شده است. نتایج شبیه سازی حکایت از دستیابی به عدد نویز کمتر از ۳ dB، اتلاف برگشتی ورودی کمتر از ۱۰ dB، خطینگی با مقدار ۱/۵ dBm - داشته است. تقویت کننده پیشنهادی بهره بسیار مناسبی دارد به طوری که در کل محدوده فرکانسی مقدار آن بیشتر از ۲۲ dB است. توان مصرفی این ساختار ۳۹ میلیوات از منبع ولتاژ ۱.۸ ولتی است.

مراجع

- [1] F. Bruccoleri, E. A. M. Klumperink, and B. Nauta, "Wide-band CMOS low-noise amplifier exploiting thermal noise canceling," *IEEE J. Solid-State Circuits*, vol. 39, no. 2, pp. 275–282, Feb. 2004.
- [2] Nejati, A., Bastan, Y., Amiri, P., & Maghami, M. H. (2018). A Low-Voltage Bulk-Driven Differential CMOS Schmitt Trigger with Tunable Hysteresis. *Journal of Circuits, Systems and Computers*, 1920004. <http://doi.org/10.1142/s0218126619200044>
- [3] Fazel, F., Bastan, Y., & Amiri, P. (2017, December). Design of fully digital 3-bit flash ADC based on logic gates. In *Knowledge-Based Engineering and Innovation (KBEI), 2017 IEEE 4th International Conference on* (pp. 0516-0521). IEEE.
- [4] S. Vishwakarma, S. Jung, and Y. Joo, "Ultra wideband CMOS low noise amplifier with active input matching," *Ultra Wideband Systems, 2004, Joint with Conference on Ultrawideband Systems and Technologies, Joint UWBST & IWUWB*, May. 18-21, 2004, pp. 415-419.
- [5] Ebrahimi, A., Bastan, Y., Ebrahimi, E., & Shamsi, H. (2015). Exploiting cross-coupled and body-driven techniques for noise cancellation of an inductor-less wideband LNA. *AEU - International Journal of Electronics and Communications*, 69(4), 708–714.
- [6] M. El-Nozahi, and E. Sánchez-Sinencio, "An inductor-less noise-cancelling broadband low noise amplifier with composite transistor pair in 90 nm CMOS," *IEEE J. Solid-State Circuits*, vol. 46, no. 5, pp. 1111–1122, May. 2011.
- [7] Bevilacqua, A. and A.M.NikNejad ; " an Ultra wideband CMOS low-noise amplifier for 3-1-10 . 6 GHZ Wireless receivers " *IEEE J.Solid-State Circuits* , Vol. 39,pp. 2259-2268, Feb 2004.
- [8] Kim, C., M.S Kang, p.T Anh, H.T, Kim, and S.G.Lee " An Ultra –wideband CMOS low noise amplifier for 3-5 GHZ UWB System , " *IEEE j. Solid State Circuits* , vol.40, pp.544-547, Feb 2005.
- [9] Heydari, P.; " Design and analysis of a performance-optimized CMOS UWB Distributed LNA, " *IEEE J . Solid -state Circuits*, vol.42 , pp. 1892 -1905, Sept 2007.
- [10] T.H.Lee, *The Design Of CMOS Radio Frequency Integrated Circuits*, 2 nd edition, cam bridge university press , 2005.
- [11] Sapine, G., and G.palmisano; "A 3-10GHZ low-power CMOS low-noise amplifier for Ultra - wideband Communications", *IEEE Trans . Microw.Theorg Tech*, vol.59, pp.678-686, 2011.
- [12] lin, Y., c.z. chen, H.y.yang, c.c.chen, J.H.lee, G.w. Huang , and s.s. lu; "Analysis and Design of a CMOS UWB LNA with dual-RLC-branch wideband input matching network " *IEEE Trans.microw.the org* , vol.58 , no.2, pp. 287-296 , Feb . 2010.
- [13] Bastan, Y., Hamzehil, E., & Amiri, P. (2016). Output impedance improvement of a Low Voltage Low Power Current mirror based on body driven technique. *Microelectronics Journal*, 56, 163–170.
- [14] Yousef, K., H.jia , R.pokharel , A.allem , M.ragab , H.kanaya , and K.yoshida ; "CMOS Ultra wideband low noise amplifier Design ," *International journal of microwave science and technology* , 2013.
- [15] wan, Q , Qingdi wang , zhaiwei zheng , " Design and analysis of a 3. 1-10. 6 GHZ UWB low noise amplifier with forward body bias technique " , *International journal of electronics and communications*, August 2014.
- [16] Bastan, Y., Janipoor-Deylamani, M., & Amiri, P. (2018). Fast-transient capacitor-less low-dropout regulator with input current-differencing and dynamic current-boosting. *Analog Integrated Circuits and Signal Processing*. <http://doi.org/10.1007/s10470-018-1289-z>
- [17] Taric, T., Y.Deval, J.B.Begueret; " Current reuse CMOS LNA for UWB applications " *IEEE*, pp.294-297, 2008.
- [18] Hsu, M., and Shih Kia; " A low power wideband CMOS low noise amplifier using current-reuse technique," *Microwave Optical Technology Letters*, vol.51, no.9, Sep.2009.
- [19] Chang, C., and Z M. Lin; "A 2-11 GHz Fully-integrated Low Noise Amplifier for WIMAX systems," *IEEE* , pp.441-444, 2007.
- [20] V.Aparin and L.E.Larson,(2005). Modified derivative superposition method for linearizing FET low-noise amplifiers,. *IEEE Trans.Microw.Theory Tech*, vol. 53, no. 2, pp. 571-581, Feb. 2005.
- [21] Yi-Jing Lin, Shawn S. H. Hsu, Jun-De Jin, and C. Y. Chan "A 3.1–10.6 GHz Ultra Wideband CMOS Low Noise Amplifier With Current-Reused Technique", *IEEE Microwave and Wireless Communication Systems*, Vol 17, pp 232-235, Aug 2007.
- [22] Chia-Hsing Wu, Yo Sheng Lin, Jen How Lee, and ChienChin Wang, "A 2.87±0.19dB NF 3.1-10.6GHz Ultra-Wideband Low Noise Amplifier Using 0.18µm CMOS Technology", *IEEE Conference*, 1-3 Dec 2010.

- [23] Eslami Far,O. , Reza Safar Shirazi; “ Design an Ultra wide band low noise amplifier for USE in WLAN applications ,” The 22 nd Iranian Conference On Eletrical Engineering ,Shahid Beheshti Universit ,May2014..
- [24] RoMin Weng, Mei Lian Fan, and Ming Jhe Zeng, “A 5.9mW Full-Band Low-Noise Amplifierfor Ultra Wideband Systems” IEEE International Symposium onCircuits and Systems (ISCAS), pp 1931-1934, 2012.
- [25] A.saberkari , Sh.kazemi , V.shirmihammadi and M.C.E Yagoub ,” gm-boosted flat gain UWB Low Noise Amplifier with active inductor-based input maching network”,Intergration the VLSI Journal ,Vol.52, PP.323-333,Jan 2016.
- [26] Jing,K., Yiqi Zhuang, Zhenrong Li, Zhongfang Zhao,and Lipeng Nie; “A SiGeLC-ladder low noise amplifier with base resistance match, gain and noise flatness forUWBapplications”, Microelectronics Journal ,pp.648-656,March2014.
- [27] N. Li, W. Feng and X. Li, "A CMOS 3–12-GHz Ultrawideband Low Noise Amplifier by Dual-Resonance Network," in **IEEE Microwave and Wireless Components Letters**, vol. 27, no. 4, pp. 383-385, April 2017.